Single-chip 16-bit/32-bit Mikrocontroller; bis zu 128 kB Flash mit ISP/IAP, Ethernet, USB 2.0 device/host/OTG, CAN und 10-bit ADC/DAC

Allgemeine Beschreibung

Die LPC2361/62 Mikrocontroller basieren auf einem 16-bit/32-bit ARM7TDMI-S CPU Core mit Echtzeit-Emulation, kombiniert mit bis zu 128 kB embedded high-speed Flash Speicher. Eine 128-bit breite Speicherschnittstelle und eine einzigartige Beschleunigerarchitektur befähigt die CPU, 32-bit Befehlscode mit der maximalen Systemtaktrate auszuführen. Für kritische Leistungsanforderungen in Interrupt Service Routinen oder DSP Algorithmen erhöht dies die Leistung um bis zu 30% gegenüber dem Thumb Modus. Für Applikation, bei denen die Codegrösse kritisch ist, reduziert der alternative Thumb Modus den Code um mehr als 30%, bei nur minimaler Leistungseinbusse.

Die LPC2361/62 Mikrocontroller sind ideal für vielseitige serielle Kommunikations-Anwendungen. Sie besitzten einen 10/100 Ethernet Media Access Controller (MAC) (nur LPC2460), einen USB full speed device/host/OTG Controller mit 4 kB endpoint RAM, vier UARTs, zwei Controller Area Network (CAN) Kanäle, eine SPI Schnittstelle, zwei Synchronous Serial Ports (SSP), drei I2C Schnittstellen und ein I2S Interface. Diese Mischung aus Kommunikations-Schnittstellen kombiniert mit einem on-chip 4 MHz internen Präzisionsoszillator, bis zu 32 kB SRAM, 16 kB SRAM für Ethernet und 8 kB SRAM für USB und allgemeiner Verwendung zusammen mit 2 kB batteriegespeistem SRAM machen diese Bauteile bestens geeignet für Kommunikations-Gateways und Protokoll-Wandler. Diverse 32-bit Timer, ein verbesserter 10-bit ADC, 10-bit DAC, eine PWM Einheit, CAN Control Einheit, bis zu 160 schnelle GPIO Leitungen mit 12 edge oder level sensitiven externen Interruptpins prädestinieren diese Mikrocontroller für Industriesteuerungen und medizinische Systeme.

Leistungsmerkmale

• ARM7TDMI-S Prozessor, Arbeitsfrequenz bis zu 72 MHz.
• Bis zu 128 kB on-chip Flash Programmspeicher mit In-System Programming (ISP) und In-Application Programming (IAP) Fähigkeit. Für leistungsfähigen CPU Zugang hängt der Flash Programmspeicher am lokalen ARM Bus.
• 8kB/32 kB SRAM am lokalen ARM Bus für schnellen CPU Zugriff.
• 16 kB SRAM für Ethernet Schnittstelle. Kann auch als allgemeines SRAM genutzt werden.
• 8 kB SRAM für universellen DMA, auch für USB zugänglich.
• Doppeltes Advanced High-performance Bus (AHB) System erlaubt simultanes und kollisionsfreies Arbeiten von Ethernet DMA, USB DMA und Programmausführung vom on-chip Flash. Über eine Bus-Brücke kann Ethernet DMA auf das andere AHB Subsystem zugreifen.
• Fortschrittlicher Vektor-Interrupt Controller, unterstützt bis zu 32 Vektorinterrupts.
• General Purpose DMA Controller (GPDMA) am AHB, der von der SSP seriellen Schnittstelle, dem I2S Port und dem SD/MMC Karten Port genutzt werden kann wie auch für Speicher-Speicher Transfers.

• Serielle Schnittstellen:

  • Ethernet MAC mit zugeordnetem DMA Controller. Diese Funktionen liegen an einem unabhängigen AHB Bus.
  • USB 2.0 Full-Speed dual port Device/Host/OTG mit on-chip PHY und angegliedertem DMA Controller.
  • Vier UART mit „Fractional Baudrate Generation“, davon eine mit Modem Control I/O, eine mit IrDA Unterstützung und alle mit FIFOs.
  • CAN Controller mit zwei Kanälen.
  • SPI Controller.
  • Zwei SSP Controller, mit FIFO und Multi-Protokoll Fähigkeitkeit. Eine ist alternierend mit dem SPI Port und teilt sich die Interrupts und Pins. SSP kann mit dem GPDMA Controller genutzt werden.
  • Drei I2C-Bus Schnittstellen (eine mit open-drain und zwei mit Standard Port Pins).
  • I2S (Inter IC Sound) Schnittstelle für digitalen Audio-Eingang und Ausgang. Kann mit GPDMA genutzt werden.

• Weitere Peripheriefunktionen:

  • 70 universelle I/O Pins mit konfigurierbaren pull-up/down Widerständen.
  • 10-bit ADC mit multiplexen der Eingängen an 6 Pins.
  • 10-bit DAC.
  • Vier universelle Timer/Counter mit insgesamt 8 Capture Eingängen und 10 Compare Ausgängen. Jeder Timerblock hat einen externen Zähler Eingang.
  • Ein PWM/Timer Block mit Unterstützung für Dreiphasen-Motorsteuerung. Die PWM hat zwei externe Zähler Eingänge.
  • Echtzeituhr (RTC) mit eigenem Pin für Stromversorgung, Taktquelle kann der RTC Oszillator oder die APB Uhr sein.
  • 2 kB SRAM, wird vom RTC Power Pin versorgt. Ermöglicht das Speichern von Daten, wenn der restliche Chip abgeschaltet ist.
  • Watchdog Timer (WDT). Der WDT kann vom internen RC Oszillator, dem RTC Oszillator oder der APB Uhr getaktet werden.
• Standardmässige ARM Test/Debug Schnittstelle, kompatibel zu bestehenden Tools.
• Emulation Trace Modul unterstützt Trace in Echtzeit.
• Eine 3.3 V Stromversorgung (3.0 V bis 3.6 V).
• Drei Modi für reduzierten Stromverbrauch: Idle, Sleep und Power Down.
• Vier externe Interrupt Eingänge, konfigurierbar als edge oder level sensitiv. Alle Pins am PORT0 und PORT2 können als edge sensitive Interruptquellen genutzt werden.
• Prozessor wake-up aus dem Power-down Modus über beliebigen Interrupt, der im Power-down Modus noch funktionert (inklusive externe Interrupts, RTC Interrupt, USB Aktivität, Ethernet wake-up Interrupt).
• Mittels zweier unabhängiger Stromversorgungen kann der Stromverbrauch je nach den benötigten Funktionen genau reguliert werden.
• Jede Peripheriefunktion hat seinen eigenen Taktteiler für weiteres Stromsparen.
• Spannungsabfallerkennung mit separaten Grenzwerten für Interrupt und erzwungenem Reset.
• On-chip Power On Reset.
• On-chip Kristall Oszillator mit einem Arbeitsbereich von 1 MHz bis 24 MHz.
• 4 MHz interner RC Oszillator, getrimmt auf 1 % Genauigkeit, kann optional auch als Systemtakt genutzt werden. Wird er als Systemtakt genutzt, darf CAN und USB nicht laufen.
• Eine On-chip PLL ermöglicht das Betreiben der CPU bis zur maximalen CPU Rate ohne einen hochfrequenten Kristall zu benötigen. Kann vom Haupt Oszillator, dem internen RC Oszillator oder dem RTC Oszillator gespeist werden.

Vielfältige Auswahl an Pinfunktionen bieten mehr Möglichkeiten, on-chip Peripherie Funktionen zu nutzen.