64-pin LQFP Gehäuse minimale Befehlsausführungszeit kann geändert werden von 0.05 µs: @ 20 MHz Betrieb mit Hochgeschwindigkeitstakt bis zum niederfrequenten Takt (61 µs: @ 32.768 kHz Betrieb mit Subsystemtakt)
Universalregister: 8 bits x 32 Register (8 bits x 8 Register x 4 Bänke)
On-chip Flash Speicher mit nur einer Versorgungsspannung
Flash Selbstprogrammierung mit Software Schutzfunktion: geschützt gegen Zugriff / Kopieren (Befehl Flash Lesen gesperrt)
On-chip Debug Funktion
On-chip Power-on-clear (POC) und Unterspannungs-Erkennung (LVI)
Watchdog Timer, arbeitet auch mit dem niederfrequenten internen Oszillatortakt
On-chip Multiplizierer/Dividierer (16 bits x 16 bits / 32bits/32bits)
On-chip Interrupt Funktion
On-chip Takt Ausgang/Buzzer Ausgang
On-chip BCD Abgleich
I/O Ports : 71 (N-Kanal open drain: 4)
Timer: 14 Kanäle
- 16-bit timer: 12 Kanäle
- Watchdog timer: 1 Kanal
- Real-time counter: 1 Kanal
On-chip Komparator/programmierbarer Verstärker
Serielle Schnittstelle
- CSI: 2 Kanäle /UART: 1 Kanal
- CSI: 1 Kanal /UART: 1 Kanal /einfacher I2C: 1 Kanal
- CSI: 1 Kanal /UART: 1 Kanal /einfacher I2C: 1 Kanal
- UART (unterstützt LIN-bus): 1 Kanal - I2C: 1 Kanal
10-bit A/D Wandler (AVREF = 1.8 bis 5.5 V): 10 bis 12 Kanäle
