 |
 |
 |
 |
Home » Renesas Electronics » V850ES/HJ3
|
|
|
|
|
V850ES/HJ3 Prozessoren |
|
|
|
|
- Max. Frequenz: 32 MHz
- ROM Grösse: 256 KB bis 512 KB
- RAM Grösse: 16 KB bis 32KB
- Gehäuse: 80-pin Plastik LQFP
- minimale Befehlsausführungszeit: 31.25 ns (Betrieb mit max. Frequenz (fXX) von 32 MHz)
- Universalregister: 32 bits x 32 Register
- CPU Leistungsmerkmale:
- vorzeichenbehaftete Multiplikation (16 x 16 -> 32): 1 bis 2 Taktzyklen
- vorzeichenbehaftete Multiplikation (32 x 32 -> 64): 1 bis 5 Taktzyklen
- Saturationsarithmetik (mit Über- und Unterlauf-Funktionen
- 32-bit Shift Befehl: 1 Taktzyklus
- Bit Manipulations-Befehle
- Laden/Speicher-Befehle mit Lang/kurz- Format
- Speicherbereich: 64 MB linearer Adreßbereich (für Programme und Daten)
- Interrupts und Exceptions:
- Nicht maskierbare Interrupts: 2 Quellen (externl: 1, intern: 1)
- maskierbare interrupts: 72 Quellen (extern: 15, intern: 57) (µPD70F3755) / 78 Quellen (extern: 15, intern: 63) (µPD70F3757)
- Software Exceptions: 32 Quellen
- Exception Trap: 2 Quellen
- I/O Ports: 84
- Timer Funktion:
- 16-bit Interval Timer M (TMM): 1 Kanal
- 16-bit Timer/Event counter AA (TAA): 5 Kanäle
- 16-bit Timer/event counter AB (TAB): 1 Kanal
- Watch Timer: 1 Kanal
- Watchdog Timer 2: 1 Kanal
- Sserielle Schnittstellen
- asynchrone serielle Schnittstelle D (UARTD): 3 Kanäle (µPD70F3755) / 6 Kanäle (µPD70F3757)
- serielle 3-Draht Schnittstelle (CSIB): 2 Kanäle
- I2C Bus: 1 Kanal
- A/D Wandler: 10-bit: 24 Kanäle
- DMA Controller: 4 Kanäle (Transfer zum Target: On-chip Peripherie, internes RAM)
- DCU (Debug Control Unit): JTAG Interface
- Taktgenerator:
- Haupttakt oder Untertakt-Betrieb
- 7-facher CPU Takt (fXX, fXX/2, fXX/4, fXX/8, fXX/16, fXX/32, fXT)
- Clock-through Modus/PLL Modus (x8)/SSCG Modus wählbar
- niederfrequenter interner Takt (fRL): 240 kHz (typ.)
- Hochgeschwindigkeits-Taktoszillator (fRH): 8 MHz (TYP.)
- Stromspar-Funktionen: HALT/IDLE1/IDLE2/STOP/subclock/sub-IDLE Modus
|
|
|
|
|
 |
|
|
 |
|
 |
|
| |