• Betriebsspannung: VDD = 2,2 bis 3.6 V
  
• Max. Frequenz: 20 MHz
  
• ROM Grösse: 128 KB bis 256 KB Flash Speicher
  
• RAM Grösse: 8 KB bis 16 KB
  
• Gehäuse: 80-pin Plastik LQFP
  
• minimale Befehlsausführungszeit:
  - 50ns (Betrieb mit max. Frequenz (fXX) von 20 MHz bei VDD = 2.7 bis 3.6 V)
  - 200 ns (Betrieb mit Hapttakt (fXX) von 5 MHz: VDD = 2.2 bis 3.6 V)
  - 30.5 µs (mit Subtakt (fXT) von 32.768 kHz)
  
• Universalregister: 32 bits x 32 Register 
• CPU Leistungsmerkmale:
  - vorzeichenbehaftete Multiplikation (16 x 16 -> 32): 1 bis 2 Taktzyklen
  - vorzeichenbehaftete Multiplikation (32 x 32 -> 64): 1 bis 2 Taktzyklen
  - Saturationsarithmetik (mit Über- und Unterlauf-Funktionen
  - 32-bit Shift Befehl: 1 Taktzyklus
  - Bit Manipulations-Befehle
  - Laden/Speicher-Befehle mit Lang/kurz- Format
  
• Speicherbereich: 64 MB linearer Adreßbereich (für Programme und Daten) Interrupts und Exceptions:
  - nicht maskierbare interrupts: 2 Quellen
  - Maskierbare interrupts: 47 Quellen Software Exceptions: 32 Quellen
  - Exception Trap: 2 Quellen
  
•  I/O Ports: 66
  
• Timer Funktion:
  - 16-bit interval timer M (TMM):: 1 Kanal
  - 16-bit Timer/event counter P (TMP): 4 Kanäle
  - 16-bit timer/event counter Q (TMQ): 1 Kanal
  - Watch Timer: 1 Kanal
  - Real time counter: 1 Kanal
  - Watchdog Timer 2: 1 Kanal
  
• serielle Schnittstellen
  - asynchrone Schnittstelle A (UARTA)
  - serielle 3-Draht Schnittstelle mit variabler Bitlänge B (CSIB)
  - UARTA/CSIB: 2 Kanäle
  - UARTA/I2C: 2 Kanäle
  - CSIB/I2C: 1 Kanal
  - CSIB: 2 Kanäle
  
•  A/D Wandler: 10-bit Auflösung: 8 Kanäle
  
• D/A Wandler: 8-bit Auflösung, 1 Kanal 
• DCU (Debug Control Unit): JTAG Interface
  
• Taktgenerator:
  - Haupttakt oder Untertakt-Betrieb
  - 7-facher CPU Takt (fXX, fXX/2, fXX/4, fXX/8, fXX/16, fXX/32, fXT)
  - Clock-through Modus/PLL Modus wählbar
  - Interner Oszillator Takt: 200 kHz (TYP.)
  
• Stromspar-Funktionen: HALT/IDLE1/IDLE2/STOP/subclock/sub-IDLE Modus