 |
 |
 |
 |
Home » Renesas Electronics » V850ES/JJ3
|
|
|
|
|
V850ES/JJ3 Prozessoren |
|
|
|
|
- Betriebsspannung: VDD = 2.85 bis 3.6 V
- Max. Frequenz: 32 MHz
- ROM Grösse: 384 KB bis 1024 KB Flash Speicher
- RAM Grösse: 32 KB bis 60 KB
- Gehäuse: 144-pin Plastik LQFP
- minimale Befehlsausführungszeit: 31,25 ns (Betrieb mit max. Frequenz (fXX) von 32 MHz)
- Universalregister: 32 bits x 32 Register
- CPU Leistungsmerkmale:
- vorzeichenbehaftete Multiplikation (16 x 16 -> 32): 1 bis 2 Taktzyklen
- vorzeichenbehaftete Multiplikation (32 x 32 -> 64): 1 bis 5 Taktzyklen
- Saturationsarithmetik (mit Über- und Unterlauf-Funktionen
- 32-bit Shift Befehl: 1 Taktzyklus
- Bit Manipulations-Befehle
- Laden/Speicher-Befehle mit Lang/kurz- Format
- Speicherbereich: 64 MB linearer Adreßbereich (für Programme und Daten) Interrupts und Exceptions:
- nicht maskierbare interrupts: 2 Quellen
- Maskierbare interrupts: 60 Quellen Software Exceptions: 32 Quellen
- Exception Trap: 2 Quellen
- I/O Ports: 128
- Timer Funktion:
- 16-bit interval timer M (TMM):: 1 Kanal
- 16-bit Timer/event counter P (TMP): 9 Kanäle
- 16-bit timer/event counter Q (TMQ): 1 Kanal
- Watch Timer: 1 Kanal
- Watchdog Timer 2: 1 Kanal
- serielle Schnittstellen:
- asynchrone serielle Schnittstellen A (UARTA)
- serielle 3-Draht Schnittstelle mit variabler Bitlänge B (CSIB)
- UARTA/CSIB: 1 Kanal
- UARTA/I2C: 2 Kanäle
- CSIB/I2C: 1 Kanal
- CSIB: 4 Kanäle
UARTA: 1 Kanal
- A/D Wandler: 10-bit: 12 Kanäle
- D/A Wandler: 8-bit: 2 Kanäle
- DCU (Debug Control Unit): JTAG Interface
- Taktgenerator:
- Haupttakt oder Untertakt-Betrieb
- 7-facher CPU Takt (fXX, fXX/2, fXX/4, fXX/8, fXX/16, fXX/32, fXT)
- Clock-through Modus/PLL Modus wählbar
- Interner Oszillator Takt: 200 kHz (TYP.)
- Power-save Funktionen: HALT/IDLE1/IDLE2/STOP/subclock/sub-IDLE Modus
|
|
|
|
|
 |
|
|
 |
|
 |
|
| |