Atmel´s AT91SAM7XC ist ein Mitglied einer Serie von hochintegrierten Flash Mikrocontrollern basierend auf dem 32-bit ARM RISC Prozessor.
Er bietet 512/256/128 Kbyte high-speed Flash und 128/64/32 Kbyte SRAM, einen umfangreichen Satz an Peripherie inklusive einem 802.3 Ethernet MAC, einem CAN Controller, einem AES 128 Encryption Beschleuniger und einem dreifachen Datenverschlüsselungs-System. Ein kompletter Satz an Systemfunktionen minimiert die Zahl der benötigten externen Komponenten.
Der embedded Flash Speicher kann im System mittels der JTAG-ICE Schnittstelle oder vor dem Bestücken über eine parallele Schnittstelle eines Produktions-Programmiergerätes programmiert werden. Integrierte Verschluss-Bits und ein Sicherheitsbit schützen die Firmware vor zufälligem Überschreiben und sichern ihre Vertraulichkeit.
Der Systemcontroller des AT91SAM7XC enthält einen Reset-Controller, der die power-on Sequenz des Mikrocontrollers und des gesamten Systems erledigt. Der korrekte Betrieb des Bauteils kann mit einer Spannungsabfall-Erkennung und einem Watchdog, der vom integrierten RC Oszillator getaktet wird, überwacht werden. Durch die Kombination des ARM7TDMI Prozessors mit on-chip Flash und SRAM und einem weiten Bereich an Peripheriefunktionen inklusive USART, SPI, CAN Controller, Ethernet MAC, AES 128 Beschleuniger, TDES, Timer/Counter, RTT und Analog- Digital Wandler auf einem einzigen Chip, ist der AT91SAM7XC ein leistungsfähiger Mikroprozessor und eine flexible, kosteneffektive Lösung für viele embedded Steuerungen, die sichere Kommunikation zum Beispiel verdrahtet über Ethernet und CAN oder drahtlos über Zigbee® Netzwerke benötigen.
Leistungsmerkmale:
Enthält den ARM7TDMI® ARM® Thumb® Prozessor
High-performance 32-bit RISC Architektur
Kompakter 16-bit Befehlssatz
Führend in MIPS/Watt
Embedded ICE™ In-circuit Emulation, Debug Communication Channel Support
Interner High-speed Flash
512 Kbytes (AT91SAM7XC512) organisiert in 2048 Seiten zu je 256 Bytes
256 Kbytes (AT91SAM7XC256) organisiert in 1024 Seiten zu je 256 Bytes
128 Kbytes (AT91SAM7XC128) organisiert in 512 Seiten zu je 256 Bytes
Single Cycle Access bei bis zu 30 MHz unter Worst-Case Bedingungen
Prefetch Buffer, der die Ausführung der Thumb Befehle bei maximaler Geschwindigkeit optimiert
Programmierzeit für eine Seite: 6 ms, inclusive automatischem Löschen der Seite, Zeit für komplettes Löschen: 15 ms
10,000 Schreibzyklen, 10 Jahre Datenspeicherung, Sector Lock, Flash Security Bit
Schnelle Flash Programmier-Schnittstelle für Volumenproduktion
Internes High-speed SRAM, Single-cycle Zugriff bei maximaler Geschwindigkeit
128 Kbytes (AT91SAM7XC512)
64 Kbytes (AT91SAM7XC256)
32 Kbytes (AT91SAM7XC128)
Memory Controller (MC)
Embedded Flash Controller, Erkennung des Abbruch-Status und Fehlausrichtungen
Reset Controller (RSTC)
In der Fertigung kalibrierte Spannungsabfall-Erkennung, basierend auf Power-on Reset Zellen und Low-power
Bietet externe Resetsignalformung und Status der Reset Quelle
Clock Generator (CKGR)
Low-power RC Oscillator, 3 bis 20 MHz on-chip Oscillator und eine PLL
Power Management Controller (PMC)
Stromoptimierungs-Möglichkeiten inklusive langsamer Takt Modus (runter bis 500 Hz) und Idle Modus
Vier programmierbare externe Taktsignale
Advanced Interrupt Controller (AIC)
Vektor-Interrupt Quellen mit acht Prioritätsebenen, individuell maskierbar.
Zwei externe Interrupt Quellen und eine schnelle Interrupt Quelle, geschützt vor falschen Interrupts
Debug Unit (DBGU)
Zweidraht UART und Support für Debug Communication Channel Interrupt, programmierbare Unterbindung des ICE Zugriffs
Periodischer Intervall Timer (PIT)
20-bit programmierbarer Zähler plus 12-bit Intervall-Zähler
Windowed Watchdog (WDT)
12-bit programmierbarer Zähler, durch Schlüssel geschützt
Liefert dem System Reset oder Interrupt Signale
Der Zähler kann gestoppt werden, während sich der Prozessor im Debug Status oder im Idle Modus befindet
Echtzeit Timer (RTT)
32-bit freilaufender Zähler mit Alarm
Wird vom internen RC Oscillator getaktet
Zwei parallele Input/Output Controller (PIO)
62 programmierbare I/O Leitungen gemultiplexed mit bis zu zwei Peripherie I/Os
Möglichkeit eines Interrupts an jeder I/O Leitung bei Wechsel der Eingabe
Individuell programmierbare Open-drain, Pull-up Widerstand und synchrone Ausgabe
Siebzehn Peripheriel DMA Controller (PDC) Kanäle
Ein Verschlüsselungssystem (Advanced Encryption System, AES)
128-bit Key Algorithmus, konform mit der FIPS PUB 197 Spezifikation
Buffer Encryption/Decryption Fähigkeit mit PDC
Ein dreifach Datenverschlüsselungs-System (Triple Data Encryption System, TDES)
Algorithmus mit zwei oder drei Schlüssel, konform mit der FIPS PUB 46-3 Spezifikation
Optimiert für Dreifach-Verschlüsselung
Ein USB 2.0 Full Speed (12 Mbits pro Sekunde) Device Port
