Der MPC8544/E PowerQUICC™ III bietet eine einzigartige Kombination von Leistungsfähigkeit, aussergewöhnlich hoher Integrationsdichte und dennoch einer sehr geringen Verlustleistung . Also genau das, was in der Netzwerktechnik, Kommunikationtechnologie und Industriesteuerungen benötigt wird.
Der MPC8544/E beinhaltet einen e500 Prozessor-Kern, basierend auf der Power Architecture™ Technologie, verbesserten Peripheriemodulen und Hochgeschwindigkeits-Verbindungen, um die Prozessorleistung in Zusammenhang mit I/O Operationen besser ausnützen zu können. Der Systemdurchsatz erlaubt Taktraten von 667MHz bis zu 1,067 GHz. PowerQUICC III, die dritte Generation von Prozessoren basieren auf der Freescale’s 90 nanometer (nm) Silicon-on-Insulator (SOI) Kupfer-Prozesstechnologie, die es ermöglicht, dass die Prozessoren eine wesentlich höhere Leistung bringen und dabei aber weniger Energie verbrauchen.
Der MPC8544/E bietet eine Reihe von Hochgeschwindigkeits-Verbindungen, wie z. B. GigaBit Ethernet (GigE) Interfaces mit SGMII Unterstützung und Mehrfach-PCI Express® Verbindungen. Die Merkmale dieser Hochgeschwindigkeits-Schnittstellen sollten dem Anwender skalierbare Konnektivität ermöglichen mit anderen Netzwerk-Prozessoren und/oder ASICs während der PowerQUICC III die komplexen und rechenintensiven Aufgaben erledigt. Der MPC8544/E unterstützt auch langsamere PowerQUICC III-Schnittstellen wie PCI, I2C, DUARTs und Local Bus Verbindungen. Diese Prozessoren bieten Unterstützung für (DDR2) Memory Controller der nächsten Generation mit doppelter Datenrate, erweiterter GigE Unterstützung, V2 e500 Fließpunkt-Arithmetik mit doppelter Genauigkeit und die bereits eingeführte geteste 90nm PowerQUICC III integrierte Sicherheits-Einheit.
Bestechende Vorteile
- Höchste Integrationsdichte und Leistungsfähigkeit
- Konsistentes Programmiermodell für alle PowerQUICC III Familienmitglieder
- Flexible SoC Plattform zur schnellen Markteinführung
- Einfacheres Board Design
- Grosser L2 Cache mit 256 KB
- Hohe interne Taktrate
- Integrierter DDR und DDR2 Memory Controller
- Zwei integrierte Ethernet Controller (erweiterter TSEC) mit SGMII Unterstützung
- Grosser L2 Cache mit 256 KB
- Flexible Hochgeschwindigkeits-Verbindungen / und Mehrfach-PCI Express-Verbindungen
- 32-Bit PCI Unterstützung
- Integrierte Sicherheits-Engine
Leistungsmerkmale
- Embedded e500 Kern zunächst von 667 MHz bis zu 1,067 GHz
- Zwei Dispatch Superscalar, 7-stufige Pipelines mit Out-of-order Issue und Ausführung
- 2.240 MIPS bei 1,0 GHz (ungefähr Dhrystone 2.1)
- 36-Bit physikalischer Adressbereich
- Integrierte L1/L2 Caches
- L1 Cache—32 KB Daten und 32 KB Befehlscache mit Line-locking Unterstützung
- L2 cache—256 KB (8-fach Assoziativ); 256/128/64/32 KB kann auch als SRAM genützt werden
- L1 und L2 Hardware Kohärenz-Unterstützung
- L2 Cache und I/O Transaktionen können auch in den L2 Cache Räumen verarbeitet werden
- Integrierter DDR Memory Controller mit voller ECC Unterstützung mit:
- 200 MHz Taktrate (400 MHz Datenrate), 64-Bit, 2.5V/2.6V I/O, DDR SDRAM
- 267 MHz Taktrate (bis zu 533 MHz Datenrate), 64-Bit, 1,8V I/O, DDR2 SDRAM
- Integrierte Sicherheits-Engine die DES, 3DES, MD-5, SHA-1/2, AES, RSA, RNG, Kasumi F8/F9 und ARC-4 Verschlüsselungsalgorithmen unterstützt (MPC8544E)
- Zwei on-chip (Three Speed) Ethernet Controller (ETSEC), die 10 Mbps, 100 Mbps sowie 1 Gbps Ethernet/ IEEE® 802.3 Netzwerke mit MII, RMII, GMII, RGMII TBI und RTBI physikalische Interfaces sowie SGMII Interfaces unterstützen durch einen dedizierten SerDes.
- TCP/UDP/IP Checksum Beschleuniger
- erweiterte QoS Merkmale
- Erweiterte Hardware und Software Debug Unterstützung
- Embedded Scalar und Vektor-Fließpunkt APUs mit doppelter Genauigkeit
- Memory management unit (MMU)
- PCI Express Hochgeschwindigkeits-Verbindung, die verschieden Kombinationen wie Dual x4 und Single x1 PCI Express erlaubt
- On-chip Netzwerk (OCeaN) Switch Fabric
- PCI interface Unterstützung
- 32-Bit PCI 2.2 Bus Controller (bis zu 66 MHz, 3,3V I/O)
- Local Bus
- 166 MHz, 32-Bit, 3,3V I/O, Local Bus mit Memory Controller
- Integrierter Vier-Kanal DMA Controller
- Zwei I2C und DUARTs
- Programmierbarer Interrupt Controller (PIC)
- IEEE 1149.1 JTAG Test Access Port
- 1,0V Kern Versorgungsspannung mit 3,3V und 2,5V I/O
- 783-pin FC-PBGA Gehäuse
- Sperrschicht-Temperaturbereich: TJ = 0º to +105ºC, erweiterter Temperaturbereich: TJ = -40º bis +105ºC
